DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

9989926

Basic Patent (No, Kind, Date): JP 3141391 A2 910617 <No. of Patents: 001>

MULTIOUTPUT DRIVER INTEGRATED CIRCUIT (English)

Patent Assignee: FUJI ELECTRIC CO LTD

Author (Inventor): TOI SADAMICHI

IPC: *G09G-003/36; G02F-001/133; G09G-003/20

JAPIO Reference No: 150363P000144 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3141391 A2 910617 JP 89280388 A 891027 (BASIC)

Priority Data (No,Kind,Date): JP 89280388 A 891027

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

Image available 03478491 MULTIOUTPUT DRIVER INTEGRATED CIRCUIT

PUB. NO.:

03-141391 [JP 3141391 A]

PUBLISHED:

June 17, 1991 (19910617)

INVENTOR(s): TOI SADAMICHI

APPLICANT(s): FUJI ELECTRIC CO LTD [000523] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-280388 [JP 89280388]

FILED:

October 27, 1989 (19891027)

INTL CLASS:

[5] G09G-003/36; G02F-001/133; G09G-003/20

JAPIO CLASS: 44.9 (COMMUNICATION - Other); 29.2 (PRECISION INSTRUMENTS -

Optical Equipment)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: P, Section No. 1251, Vol. 15, No. 363, Pg. 144,

September 12, 1991 (19910912)

ABSTRACT

PURPOSE: To obtain the multioutput driver integrated circuit which corrects the fluctuations in the transmission time and on voltage value of each of respective outputs by adopting the system of variably adjusting the respective output values so as to increase and decrease these values.

CONSTITUTION: An output transistor array part 14 has the switching parts 14(sub 1) to 14(sub 64) corresponding one to one to respective LCDs. The opening and closing of the respective switching parts 14(sub 1) to 14(sub 64) are controlled by output part control signals IN(sub 1) to IN(sub 64) and selection control signals C(sub 1) to C(sub 64). The on voltage values therefore, be variably adjusted by programmably selecting the prescribed number among the switching circuits 14(sub 1) to 14(sub 64) by the selection control signals C(sub 1) to C(sub 64). If the number of the switching circuits selected by the specific switching means is large, these circuits are parallel connected bodies and, therefore, the on resistance is eventually lowered and the voltage drop is correspondingly lowered. The on voltage is consequently increased and the rise characteristic is steepened. The transmission time is eventually shortened. The fluctuations in the on voltage values and transmission time among the respective outputs are corrected in this way.

卵日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-141391

Solution Cl. 5 3/36 1/133 識別記号

庁内整理番号

個公開 平成3年(1991)6月17日

G 09 G G 02 F G 09 G 3/20

505 J 8621-5C 7709-2H 8621-5C

審査請求 未請求 請求項の数 2 (全8頁)

60発明の名称

多出力ドライバ集積回路

頭 平1-280388 ②特

願 平1(1989)10月27日 22出

明 戸 井 個発 者

貞

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

富士電機株式会社 包出 頭 人

神奈川県川崎市川崎区田辺新田1番1号

13代 理 人 弁理士 山 田

明

1.発明の名称

多出力ドライバ集積回路

2.特許請求の範囲

(1) 各負荷に1対1に対応して設けられたスイッ チング手段をn個備えた多出力ドライバ集積回路 において.

各スイッチング手段は並列接続したm個のスイ ッチング回路を以て構成され、そのm個のスイッ チング回路は共通制御信号及び出力端子を共有し ており、各スイッチング回路は、該共通制御信号 により互いに排他的に開閉動作をし、電源側から 負荷側へ充電さすべき充電用スイッチング素子及 びその充電量を接地側へ放電さすべき放電用スイ ッチング素子を有すると共に、選択制御信号によ り開閉動作をし、該電源側と該充電用スイッチン グ索子との導通・遮断をすべき充電素子選択用ス イッチング素子及び該放電用スイッチング素子と 該接地側との導通・遮断をすべき放電素子選択用 スイッチング素子を有することを特徴とする多出 力ドライバ集積回路。

(2) 各負荷に1対1に対応して設けられたスイッ チング手段をn個備えた多出力ドライバ集積回路 において、

各スイッチング手段は並列接続したm個のスイ ッチング回路を以て構成され、そのm個のスイッ チング団路は共通制御信号及び出力端子を共有し ており、各スイッチング回路は、該共通制御信号 により互いに排他的に開閉動作をし、電源側から 負荷側へ充電さすべき充電用スイッチング素子及 びその充電量を接地側へ放電さすべき放電用スイ ッチング素子を有すると共に、専用充電選択制御 信号により開閉動作をし、該電源側と該充電用ス イッチング素子との導通・遮断をすべき充電素子 選択用スイッチング素子及び専用放電選択制御信 号により開閉動作をし、該放電素子選択用スイッ チング素子を有することを特徴とする多出力ドラ イバ集積回路。

3.発明の詳細な説明

〔産業上の利用分野〕

/081-462702408=

本発明は、多数のしCD(液晶表示素子)等を 駆動する多出力ドライバ集積回路に関し、特に、 各出力毎のオン抵抗ないしオン/オフ応答速度(伝達時間)を可変調節できる多出力ドライバ集積 回路に関する。

〔従来の技術〕

(発明が解決しようとする課題)

そこで、本発明は上記問題点を解決するものであり、その課題は、各出力値を増減的に可変調整する方式を採用することにより、各出力毎の伝達時間及びオン電圧値のバラツキを補正し得る多出力ドライバ集積回路を提供することにある。

特開平3-141391(2)

この出力トランジスタアレイ部4の各出力トラ ンジスタ郎41~404としては、例えば第12図(A)、(B)に示す構成のものが知られている。 第12図(A)に示す出力トランジスタ部は、出力 部制物信号により互いに排他的にオン/オフする 充電用NチャネルMOSFET5及び放電用Pチ + ネルMOSFET 6 からなるCMOSインバー 夕回路で、論理回路電源Ⅴ₃。を用いた低圧ドライ 水に適用される。なお、LCDは負荷しとして負 荷抵抗R」と負荷コンデンサC」とから等価的に 機成されている。第12図 (B) に示す出力トラン ジスタ郎は、高圧電源 Vぉ を用いた高圧ドライバ に適用され、論理回路電源電圧からLCD駆動用 高圧電源電圧に昇圧変換するレベルシフト機能を 備えており、分圧抵抗 R. . R. . 抵抗 R. に直 列接統され、出力部制御信号「N」により開閉動 作するPチャネルMOSFET7と、その開閉動 作により互いに排他的にゲート駆動される充電用 高耐圧MOSFET8及び放電用高耐圧MOSF PT9とから構成されている。

(課題を解決するための手段)

上記提盟を解決するために、各負荷に1対1に 対応して設けられたスイッチング手段をn個傭え た多出力ドライバ集積回路において、本発明の講 じた手段は、上記各スイッチング手段を並列接続 したm個のスイッチング回路を以て構成し、その m個のスイッチング回路は共通制御信号及び出力 婚子を共有しており、各スイッチング回路として は、上記共通制御信号により互いに排他的に開閉 動作をし、電源側から負荷側へ充電さすべき充電 用スイッチング素子及びその充電量を接地側へ放 電さすべき放電用スイッチング素子を有すると共 に、選択制御信号により互いに排他的に開閉動作 をし、電源側と充電用スイッチング素子との導通 ・遮断とすべき充電業子選択用スイッチング素子 及び放電用スイッチング素子と接地側との導通・ 遮断をすべき放電素子選択用素子を有するもので ある。また別の手段としては、上記充電素子選択 用スイッチング素子と上記放電素子選択用スイッ チング業子とが夫々専用充電選択制御信号。専用

特開平3-141391(3)

放電選択制御信号により個別的に制御されるもの である。

(作用)

かかる手段によれば、従来のように各スイッチ ング手段が夫々の単一制御信号だけで一義的に充 放電動作をするのではなく、そのスイッチング手 段を構成するm個のスイッチング回路のうち選択 制御信号により優先的に選択されたスイッチング 回路のみが初めて共通制御信号により充放電動作 をする。このため、あるスイッチング手段につい てはm個のスイッチング回路のうち所定の個数を プログラマブル的に選択制御信号で選択すること により、オン電圧値を可変調整することができる。 特定のスイッチング手段において選択されたスイ ッチング回路の個数が多ければ、これらは並列接 統体であるから、結果としてオン抵抗が低くなり、 その分の電圧降下も低くなるので、これによりオ ン電圧値が高くなる。またオン抵抗が低くなるこ とにより、立上り特性が急峻となり、結果的に伝 建時間が短くなる。したがって、各出力間のオン

第1図は本発明の第1実施例に係るLCDドライバ集積回路を示すブロック図である。

出力トランジスタアレイ部14は各LCDに1対 1に対応したスイッチング部14、~14・4を有し、 各スイッチング部14、~14・4は出力部制御信号I N、~IN・4と選択制御信号C、~C・4とにより 開閉制御される。この選択制御信号C、~C・4は 電圧値及び伝達時間のバラツキを是正することが 可能となる。

(実施例)

次に、本発明の実施例を添付図面に基づいて説明する。

予めメモリ部15内に記憶された校正データに基づいて生成される。

第2図は上記スイッチング部の1つを示すプロ ック図である。スイッチング部14. は8個の3ス テートパッファ回路1411~1410の並列接統体で、 出力部制御信号(共通制御信号)【N』を共通入 力とし、各出力が出力端子OUT1に供給される。 各3ステートバッファ回路14xx~14xeは、第3図 に示すように、互いに同一構成のMOSPET回 路の並列接続とされている。例えば、3ステート パッファ回路14mは、出力部制御信号INIで排 他的に関閉動作をするNチャネル充電用MOSF ET16aとPチャネル放電用MOSFET16bと からなるCOMSインパータ回路と、選択制御信 号C」で同時的に開閉動作をする充電素子選択用 NチャネルMOSFET17aと放電素子選択用P チャネルMOSFET17bとから構成されている。 放電素子選択用PチャネルMOSFET17bのゲ ートには選択制御信号Ci,がインパータ18を介し て印加される。充電用MOSFET16aは出力部

特別平3-141391(4)

制御信号」N。のHレベルで閉成し、電源Vooから出力端子OUT。に対し充電さすべきものであり、充電素子選択用MOSFET17aは選択制御信号CinのHレベルで閉成し、電源Vooのである。また放電用MOSFET16bは出力の電気量を端子OUT。を介して接地側へ放電さすべきものであり、放電素子選択用MOSFET17bは選択制御信号CinのHレベルで閉成し、放電用MOSFET17bは選択制御信号CinのHレベルで閉成し、放電用MOSFET16bと接地との接続を断続すべきものである。

今、各スイッチング部14』~14。のうち4個の3ステートパッファ回路(例えば14。~14。。)のすべてを選択した場合、出力端子OUT1.OUT2.OUT3.OUT4に現れる出力電圧波形が第4図に示すものとし、OUT1の出力電圧の立上り特性(伝達時間TPD1)とOUT3の立下り特性(伝達時間TPD3)が基準値(正常値)とする。ここで、スイッチング部14。について

1又は2以上をしレベルとし、放電路のいくつか削減する。

しかしながら、第4図には図示しないが、例えばOUT2の出力理圧の立下り時間を遠くすると、その立下り時間も遠くなる。すなわち、選択制御信号CェーCェのいずれかがHレベルとなると、同時的に充電素子選択用MOSFET17a及び放電素子選択用MOSFET17bが共に閉成されるため、立上り時間と立下り時間とが連動してしまう。素子特性又は配線長さのバラツキによりが遅いスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つスイッチング部やその逆の相関を持つストに伝き時間やオン電圧値の均一化を完全には校正できない。

第5図は本発明の第2実施例に係るスイッチング部の構成を示す回路図である。

この回路構成の第3図に示す回路構成と異なる 点は、選択制御信号Cin~Cieが放電素子選択用 MOSFET17bのゲートに直接印加されており、 は立上り時間(伝連時間TPD2)がTPD1に 比して遅い。そこで選択制御信号Czz~Czoのい ずれかをHレベルとし、残る4個の充電用MOS FET17aのうち1又は2以上を閉成させ、充電 路を並列追加することにより、出力端子OUT2 の出力電圧の立下り特性が速くなり、しかもオン 電圧値が上昇して出力端子OUT1の出力電圧波 形と相等しくなる。逆にOUT2の立上り時間が 速すぎる場合は、選択制御信号Czi~Czeの1又 は2以上をしレベルとし、充電路のいくつかを削 波する。またスイッチング部14。については立下 り時間(伝達時間TPD4)がTPD3に比して 連い。かかる場合も選択制御信号C⋅∞~Cょ∞のい ずれかをHレベルとし、残る4個の放電用MOS FET17bのうち1又は2以上を開成状態として、 放電路を並列追加することにより、出力端子OU T4の出力電圧の立下り特性が遅くなり、しかも オフ電圧値が下降して出力端子OUT3の出力電 圧波形と相等しくなる。逆にOUT4の立下り時 間が速すぎる場合は、選択制御信号C41~C44の

現3回示のインバータ18を除去したところにある。 充電素子選択用MOSFET17aは選択制御信号 Cii~CiiのHレベルで開成されるが、放電素子 選択用MOSFET17bは選択制御信号Cii~CiiのLレベルで開成される。すなわち、充電素子 選択用MOSFET17aと放電素子選択用MOS FET17bとは選択制御信号Cii~Ciiで互いに 排他的に開閉動作される。

持開平3-141391(5)

用MOSFET17bの個数が増加し、並列の放電 路が追加されるから、立下り特性を速めてオフ電 圧値を降下させることができる。一方、出力端子 OUT3の出力電圧波形は立上り特性が遅いなが らも、立下り特性はほぼ基準値に合致している。 かかる場合、立上り特性のみ校正を加えればよい ので、充電期間においては選択制御信号Cas~C **の1又は2以上をHレベルとするが、放電期間 においてはそれらをHレベルのままとし、放電路 が増加しないように制御維持する。逆に、出力協 子OUT4の出力電圧波形のように、立上り特性 は基準値にほぼ合致しているが、立下り特性が遅 い場合は、充電期間においては選択制御信号Cィs ~ C **をすべてレレベルとして充電路を増加せず、 放電期間においては選択制御信号Cas~Caaのi 又は2以上をしレベルとして放電路を増加させる.

/081-462702408=

このように、充電素子選択用MOSFET17a と放電素子選択用MOSFET17bとを選択制御 信号のH/しに対して互いに排他的に開閉動作さ せることにより、両者の開閉の連動性がなくなる

がないので、タイミング制御系を簡略化できる。

第9図は本発明の第4実施例に係るLCDドラ イバ回路を示すプロック図である。なお、第9図 において第7回に示す部分と同一部分には同一参 照符号を付し、その説明は省略する。この実施例 における出力トランジスタ部 4 は従来と同様の構 成であるが、データ選択部3と出力トランジスタ 郎4との間に第7図における2コントロールバッ ファ回路24,~24.4を有するパッファ回路部34が 設けられている。出力トランジスタ郁4の各ピッ トとデータ選択部3の各ピットとを接続する配線 の長さはレイアウト上ピット毎に異なるので、立 上り特性又は立下り特性の遅速だけでなく、信号 の遅延が不可避的に発生する。今、第10回に示す ように、データ選択部3の1ピット目の出力AI N、の波形が基準値で、2コントロールパッファ 回路24、の出力BIN、が殆ど遅延することなく 出力し、出力端子OUT1に図示の波形が現われ たとする。ここで、データ選択郎3の2ピット目 の出力AIN。の波形が出力AIN、のそれより

ので、立上り特性と立下り特性とを個別的に遅速 制御できる。ただ、充電期間と放電期間との間で 1つの選択制御信号の高低変化が必要となるため、 タイミング制御の複雑化を若干招く。

第7図は本発明の第3実施例に係るLCDドラ ィパ回路を示すプロック図である。なお、第7図 において第1図に示す部分と同一部分には同一参 照符号を付し、その説明は省略する。この実施例 は前述の第5回に示す実施例を改善したものであ り、出力トランジスタ部24は2コントロールバッ ファ回路24. ~24.4で構成されている。2コント ロールパッファ回路24」は第8図に示す如く8本 の専用充電選択制御信号PCii~PCii(PCii)と8本の専用放電選択制御信号NCii~NCia (NC」)とを有する。これらの制御信号PC」. NC」は充電期間と放電期間との間で高低変化が なく、メモリー部15の校正データに基づいて起動 時から常に一定の論理値レベルを維持する。した がって、第2実施例のように、選択制御信号のレ ベルを充電期間と放電期間との間で切換える必要

も遅延しているとすれば、2コントロールバッファ団路24。の専用充電選択制御信号を増やし、配線抵抗を下げることで、2コントロールバッファ団路24。の出力BIN。の立上り時点が早まる。このため、出力端子OUT2に現われる出力電圧波形は立下り特性が遠くなるのではなく、立下り特性(勾配)は同じでありながら、立下り時点が早まる。勿論、出力電圧の立下り時点もシフトさせることができる。

(発明の効果)

以上説明したように、本発明に係る多出力ドライバ集積國路は、1ピット出力に対応したスイッチング手段を並列接続したm個のスイッチングの路における充電用スイッチング素子に対して電源便を断続すべき充電素子選択用素子と放電用スイッチング素子に対して複速便を断続すべき放電素子選択用素子と同時又は排他のに単立の制御線を介して制御し、充電路又ははことの並列接続の増減調整を図る点に特徴を有する

特開平3-141391(日)

ものであるから、次の効果を奏する。

- 単一の制御線により同時的に充電素子選択用 素子及び放電素子選択用素子が開閉側された場合には、出力電圧波形の立上り特性と立下り特性 と連動させた状態の下において、伝連時間とオーマンを出力ピット毎に校正することができる。 インターフェイス 回路 又は DーA 変換器としても利用することができる。
- ② 単一の制御級により排他的に又は専用制御級により排他的に又は専用制御級により排他的に又は専用制御器子が独立制御された場合には、多ピット間に立上り特性と立下り特性のいかなる相関関係がある場合でも、基準値に合致するよう高精度に是正可能で、伝達時間及びオン・オフ電圧値のバラッキを研究的に校正することができる。といてきる。

4. 図面の簡単な説明

第1図は本発明の第1実施例に係るLCDドラ

を示すブロック図である。

第12図(A)、(B)は夫々同従来例における 出力トランジスタ部を詳細に示す回路図である。

第13図は同従来例における出力ビット間の出力 電圧波形のパラツキを示す波形図である。

(主要符号の説明)

- 1…シフトレジスタ館
- 2…ラッチ回路アレイ部
- 3 …データ選択部
- 14, 24…出力トランジスタ部
- 14, ~14.4, 16, …スイッチング郎
- 14:1~14:0…3ステートバッファ回路
- 16 a ··· 充電用MOSFET
- 16 b ··· 放電用MOSFET
- 17 a --- 充電素子選択用MOSFET
- 17b ··· 放電素子選択用MOSPET
- 18…イパータ
- 24. ~24.4. 24. … 2 コントロールバッファ 国路

イバ巣積回路を示すプロック図である。

第2図は上記実施例における1つのスイッチング都を示すブロック図である。

第3図は上記スイッチング部の詳細を示す回路 図である。

第4図は同実施例における出力電圧波形の校正 例を示す波形図である。

第5回は本発明の第2実施例におけるスイッチング部の詳細を示す回路図である。

第6図は同実施例における出力電圧液形の校正例を示す波形図である。

第7図は本発明の第3実施例に係るLCDドライバ集積回路を示すプロック図である。

第8図は同実施例における1つのスイッチング 部を詳細に示す回路図である。

第9回は本発明の第4実施例に係るLCDドライバ集積回路を示すプロック図である。


第10図は同実施例における出力電圧被形の校正例を示す被形図である。


第11団は従来のLCDドライバ無積回路の一例


34…パッファ回路郎。

特許出職人 富士電機株式会社 代理人 弁理士 山田 稔


特開平3-141391(7)












第 7 図 **OUT 64** 条件入力 LATCH -



第6図

